K. Shimoda 研究室

当研究室は、暗号処理などの機密情報を扱う電子回路から漏洩する物理情報を通じた情報セキュリティ脅威を対象としています。具体的には、暗号装置の消費電力や電磁波などの物理的な副産物を分析することで暗号を破解するサイドチャネル攻撃に着目し、その発生メカニズムの解明と対策に取り組んでいます。 研究の手法としては、実験用評価基板を用いた実測と理論的なモデリングを組み合わせています。特に、プリント基板上の接地面が複数に分割されている場合に、どのような経路で情報漏洩が生じるのかを調査しています。接地面の分割パターンや配線のインピーダンス不整合が電流の流れにどう影響するかを分析し、相関電力解析などの手法で漏洩情報量を定量的に評価しています。 主な知見として、基板設計の物理的な特性（特に接地面の構造や配線設計）が情報漏洩の大きさを左右することが明らかになっています。これらの成果は、セキュアな電子機器の設計指針につながり、産業応用に向けた信頼性確保に貢献する研究となっています。